微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用XILINX DDR2 IP核问题

使用XILINX DDR2 IP核问题

时间:10-02 整理:3721RD 点击:
在做毕设的时候用到了IP核,是DDR2的芯片,生成IP核后,仿真正确,在进行映射的时候MAP提示错误,引脚是固定的,像DQS CK这些引脚是不是需要连接到特殊的PIN上

是的,DDR管脚映射有一系列规则的,请参照MIG手册以及生成IP对应example的ucf文件。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top