微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR3 interleave原理

DDR3 interleave原理

时间:10-02 整理:3721RD 点击:
有人知道这个吗?通过它如何提高系统的性能?

简单来说,他是通过同时打开多个bank实现效率提高的。
如果单个bank写操作,写完一个工作行,要打开下一个工作行前必须关闭当前工作行。这样会有一个延时(tWTP?);接下来的数据命令需再这个之后才能发送。
如果我们将接下来的数据写入bank2,就节省了这个时间,性能也得到提高。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top