微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Block Memory Generator 8.2不能修改Port的Width和Depth

Block Memory Generator 8.2不能修改Port的Width和Depth

时间:10-02 整理:3721RD 点击:
Vivado 2014.2下,我导入了Xilinx官方的IP核Block Memory Generator 8.2
Basic下Mode设置为Stand Alone,Memory Type设置为Memory Dual Port RAM
Port A Options下MemorySize的Width和Depth都不能修改
Port B Options也一样。
求大神指导一下啊,这是怎么回事?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top