关于Xilinx V5芯片的PLL动态配置问题

动态配置的话，你注意下bufg的用法，如果你用作bufgmux的话，两个输入端都要有时钟信号才行的。不然就会出问题。我以前配置过，动态配置是没有问题的。你先排查下这个。

路过，旁观，学习。

估计是pll的clkin没加进去，不然pll的输出肯定会有的
后仿真有，上板都没有，估计是你pll的clk在上板的时候出问题了
或者是你采样的时钟频率太小了，抓不到~
多种原因吧，fpga比较难，我现在也是刚入门，调起来比较困难~！