微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA中BLOCK RAM不够用时软件能自动使用分布式RAM吗

FPGA中BLOCK RAM不够用时软件能自动使用分布式RAM吗

时间:10-02 整理:3721RD 点击:
使用了XC2V1000中BLOCK RAM作为FIFO使用,输入输出共例化了5个FIFO,
综合后部分信息如下:device utilization summary:
selected device 2vc1000fg456-6
numbers of slices:               532  out of   5120    10%
...
number of BRAMS:                41 out of      40       102%(*)
...
warning:xst:1336-(*)more than 100% of device resources sre used

如果将FIFO容量设计小点需要更多的中断和乒乓处理,想偷懒不改了
请问这种情况ISE软件能自动把超出的FIFO容量用分布式RAM补充吗?系统报的只是warning,如果不理warning信息强行使用会出问题吗,自己还没来得及测试

综合是warning,PAR应该就是error了

Hạc cảm ơn

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top