请教大家quartus 13.1编译不成功的问题。

时间：10-02 整理：3721RD 点击：

用quartus13.1编译FPGA程序，布局布线总是编译通不过，提示可以尝试修改fitter setting 中的seed的值，但是修改几次没有任何效果。如果是因为资源紧张的原因，请教大家能否有什么方法可以对quartus进行适当的优化，解决此问题呢?另外，在程序中增加2个4word深度的fifo能增加多少资源呢?

上一篇：请问做数字IC的各位你们是怎么走过来可以谈谈吗
下一篇：aurora IP核的使用问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器