ISE能生成IDCT的IP核么

时间：10-02 整理：3721RD 点击：

在做位流压缩。需要用到一些benchmark，一篇很早的文章中用到的benchmark是用IDCT在器件VIRTEX XCV150上生成的位流，来源是Xilinx，我想应该是通过IP core generator生成的。可是我在IP core generator中没有找到这个核。请问是我遗漏了没找到，还是其它原因，哪里能够找到?

上一篇：自然对数vhdl如何编写呢
下一篇：主板上的PCIE时钟是上电就有的吗

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器