微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog 符号"->"是什么意思?

verilog 符号"->"是什么意思?

时间:10-02 整理:3721RD 点击:
后面跟着一个看上去像信号的变量,但是在verdi中试图将其拖入波形窗口中,却弹出:“list of unrecoginzed signal”

是一种操作符,你可以下一个verilog 2001 ref guide看一下,里边说这个符号是:
   trigger an event on an event data type
   event是一种数据类型,这个符号就是用来触发这种类型的数据的,一般用于仿真



    嗯,我明白了,谢谢~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top