微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > L2 cache 为什么比L1 cache 便宜

L2 cache 为什么比L1 cache 便宜

时间:10-02 整理:3721RD 点击:
请教,如标题,我的疑问是,对于cache来说就是controller + memory,这两种cache都是在chip内,也就是说最后的成本都是硅的价格,即chip的area,那为什么有说L2 cache会比L1 cache便宜很多呢?如果价格上最终都反映到chip的area上,为什么不把L2 cache的memory叠加到L1 cahce的memory上,即new L1(L1+L2) cache 性能是否会大于old ( L1+ L2)cache,请群里的大侠们帮我解惑,谢谢啦!

L2 cache运行的频率会比L1低很多。所以一般L1 cache都会使用一些LVT的MEM。而L2 cache会使用一些HVT 的MEM。相同的CELL,LVT会比HVT大。所以不管是intel的处理器还是ARM的,一级缓存都是很小的。

学习了.

学习了



   HVT和LVT能在一起生产么?要做IP merge?

还是不很清楚

能够一起生产

L2 Cache叠加到L1 Cache上,会增加L1 Cache的索引时间,所以L1 cache不会做的很大~L2 Cache因为比L1 Cache小,但访问时间会长一些? 还有,你从哪里看到L2 Cache比L1 Cache便宜?

不清楚呢

实现L1,L2 cache 的晶体管结构是不同的,实现面积有不同,所以直观结果是成本上的不同

GREAT ONE

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top