微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求大牛解答--cds_alias

求大牛解答--cds_alias

时间:10-02 整理:3721RD 点击:

在一个model里面看到这样一句实例化:              cds_alias #3 alias3(b,a);
通过查找发现他的module定义如下:
module cds_alias( cds_alias_sig, cds_alias_sig);
   parameter width = 1;     
   input [width:1] cds_alias_sig;
endmodule
问题:     
    1.这个module的作用是什么呢?     
    2.module里面的两个参数为什么取一样,而实例化的时候会不一样?
谢谢!

自己顶一把


    使用parameter定义参数,例化的时候可以通过module #value dut(。);也可以在top层,通过defpara修改。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top