微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 减小关键路径slack

减小关键路径slack

时间:10-02 整理:3721RD 点击:
在DC里面有哪些设置对关键路径的slack有影响呢,
有什么方法可以增大slack呢

另外,PT里面的sdc约束文件是自己DC生成的,还是自己写的啊?

减小关键路径slack

漏电开关

三相漏电开关跳闸.

set_load
set_max_transition
set_uncertainty
set_max_fanout

set_uncertainty
不能解决根本问题,你把uncertainty减小,看起来slack变大了,但是uncertainty太小,可能后面的clcok skew(uncertainty其中的一项,还有gitter等就不讨论了)不能满足,APR还是搞不定,所以建议uncertainty要设在合理的值。
set_max_fanout
这个确实可以。
个人觉得要解决slack的问题,还是从design入手是正解!

真要解决slack,还是在后端

令人头疼的关键路径的问题

个人建议首先进行代码走查,把代码中的关键路径fanout缩小,能查pipeline的就查pipeline,然后再从后端努力入手效果会好些。

路过学习,谢谢5#  6#

这个比较令人头疼

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top