微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于原理图模式的引脚约束求助

关于原理图模式的引脚约束求助

时间:10-02 整理:3721RD 点击:
用9572做了个原理图实验,引脚锁定出了问题。View Technology Schematic 和我的东西是一样的,可是Floorplan Io-Pre-Synthesis界面显示的端口根本就不是我的东西。
根据论坛中的其他文章,看了.vf文件,可是如何改呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top