微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问基于Virtex-6的ML605开发板的最高时钟是多少赫兹?

请问基于Virtex-6的ML605开发板的最高时钟是多少赫兹?

时间:10-02 整理:3721RD 点击:
读了基于Virtex-6的ML605开发板的手册之后,我印象中板子上的晶体振荡器最高可以提供200MHz的时钟频率(如果有误,请大侠来纠正我)
但是我最近做了MMCM的ISE上的实验,发现我在设置MMCM的过程中,如果输入Clock rate是200MHz,输出的最大频率可以超过500MHz,但是不能超过700MHz了! 以上都是我再ISE上例化MMCM这个IP模块的时候的观察结果。我并没有进行真正的示波器测量(我们组里很缺设备)
请问如果我要在Virtex6芯片上做一个我们自己的数字电路,假设我们的关键路径的延迟优化得特别好,综合结果是324.7MHz,那么我到底可不可能在ML605这块开发板上真实地达到这个工作始终频率呢,或者说,ML605能提供那么高频率的时钟信号吗?
请经历过这种数字设计最大时钟问题的大神指点迷津啊:-)

顶起!

300多没问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top