微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > libero如何对两个edn文件进行p&r

libero如何对两个edn文件进行p&r

时间:10-02 整理:3721RD 点击:
这样的情况:有一个libero生成的edn网表设计,然后需要在这个设计之前加一个pll,但不想对已有的这个网表进行再综合(保持这部分的不变),因此加了一个顶层文件,例化连接pll和edn设计,并对该edn设计设置成black_box,这样就综合生成了这个顶层的edn文件,然后用libero designer去做p&r,就报错了,因为这时就有两个edn网表,不知道具体怎么使用成一个整体。谢谢!

就是black box如何处理布局布线的问题

标题
都没人用过这样的方式吗,这个在asic上是不是用的挺多的,asic上是怎么处理的呢

我同样遇到问题 请问 解决了吗?

还没有,真是急死人

保持名字唯一,简单修改下信号连接就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top