微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Conformal LEC如何正确比对二维数组端口啊?

Conformal LEC如何正确比对二维数组端口啊?

时间:10-02 整理:3721RD 点击:
我的Golden RTL中,有这样的二维端口:
  output [3:0][18:0] avpll_freq_offset;
DC综合后,在Revised网表中这些代码变成了一维的:
  output [75:0] avpll_freq_offset;
然后跑Conformal LEC的时候,就有了如下的warning:

// Warning: Golden and Revised have different numbers of key points:

// Warning: Primary output 'avpll_freq_offset[3][18]' in Golden has no correspondence in Revised

// Warning: Primary output 'avpll_freq_offset[3][17]' in Golden has no correspondence in Revised

// Warning: Primary output 'avpll_freq_offset[3][16]' in Golden has no correspondence in Revised

…………………….

// Warning: Primary output 'avpll_freq_offset[75]' in Revised has no correspondence in Golden

// Warning: Primary output 'avpll_freq_offset[74]' in Revised has no correspondence in Golden

// Warning: Primary output 'avpll_freq_offset[73]' in Revised has no correspondence in Golden

// Warning: Primary output 'avpll_freq_offset[72]' in Revised has no correspondence in Golden


LEC没办法知道avpll_freq_offset[3][18] = avpll_freq_offset[75], and so on.
想知道怎么才能让LEC正确的比对呀?
我试过在脚本中加入add renaming rule -pin_multidim_to_1dim,貌似没用。

顶一个

再顶一个

再再顶一个

再再顶一个

再再顶一个

output [3:0][18:0] avpll_freq_offset;
沒這種寫法吧
output [18:0] avpll_freq_offset[3:0];
output [3:0]   avpll_freq_offset[18:0];
output            avpll_freq_offset[3:0][18:0];
看哪種是你要的

good,3x

LZ 解决了吗 印象中input output 不能有数组的吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top