微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > allegro PCB仿真赛灵思fpga ZYNQ的问题

allegro PCB仿真赛灵思fpga ZYNQ的问题

时间:10-02 整理:3721RD 点击:
allegro PCB仿真赛灵思ZYNQ,为什么zynq7.ibs在translate后只有一个zynq一个IbisDevice?还有,在bus setup里建总线,为什么在signal bus setup窗口中,drive栏是空的?

ibis device

bus setup

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top