微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 高速电路和低速电路再设计时 思维上最大的不同是什么

高速电路和低速电路再设计时 思维上最大的不同是什么

时间:10-02 整理:3721RD 点击:
自己接触的都是40M的模块,想知道800M那种高速模块,在设计时候考虑的重点是什么啊?比如流水,逻辑层数等 谢谢大家。

800M那种高速模块考虑的重点是全局时钟与同步设计,简单说就是要把复杂功能简化到多个简单逻辑功能,用PIPELINE的方式串联起来,这样输出就可以跟上高速输入变化,只是之间有个固定的节拍差。



    这需要更多的经验参与了,有没有这方面的资料文档能推荐么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top