verilog面试该怎么准备？

没面试过，也想知道，帮顶。

没面试过 帮顶 我是做信号处理的  面试是侧重fpga 还是信号处理呢?

要你写个异步fifo，问一些异步握手的问题，状态机找序列，timing arc 之类的
不过有工作经验的，还是会问问实际项目做什么的

恰好本人之前也经历过这方面的面试，我稍微提两句吧，首先把基础知识准备好，一些基本的概念，例如阻塞，非阻塞，延时等等，其次一定要结合你做的项目，把关键的代码写出来，至少也要把算法，状态机说出来，最后还要根据你面试的岗位去准备，一般的话，会对异步FIFO有自己完整的理解，当然，其他的例如乘法器，除法器知道的越多越好。希望能够帮到你~

至少熟悉verilog语言，选一本数字逻辑设计的书完整看一遍，练习设计一下状态机、异步FIFO、仲裁、简单接口等，如果实际设计过项目一定很有帮助，哪怕是FPGA设计。

会问下基础知识和实际项目经验吧

    還真的沒特別注意這樣問題
    也想知道怎樣應對

目测会有很多数字设计技巧的考察，比如异步处理，时序分析啥的，不光是语言。算法估计不会考太深吧，一般对于新人只会考察基础，不会考过多的专业知识，后面都是可以学的

一般对于新人只会考察基础，不会考过多的专业知识

bang ni ding

主要是考数字逻辑和verilog基本知识吧

主要考虑简单的代码编写   代码流程  设计工具   简单的同步逻辑和异步逻辑

时序，综合实现

学会做事 才是王道