微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个PCIE 2.0的问题

请教一个PCIE 2.0的问题

时间:10-02 整理:3721RD 点击:
我在kc705 fpga上实现了4x、2.5g的pcie接口,运行良好,但是一旦将速率调整为5.0g就会出现user_lnk_up=0的情况。我想问的是:在异步时钟模式下,速率很难上5.0g啊,谁有这方面的经验,请指教。
这里的异步模式是指给kc705上的pcie核单独提供一个125MHz的参考时钟。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top