多模块控制一个外部存储器，用总线可以吗？
时间：10-02
整理：3721RD
点击：
最近遇到一个问题，在做ML605板子的实验，需要用到板子上的DDR3做存储。但是请求使用DDR3的自己做的小模块不止一个，而且将来可能更多。DDR3只有一套接口，所以如果想要多模块都能访问DDR3，必须做上层仲裁。但是怕自己做的扩展性不好，也怕很多问题考虑不周全，所以想能不能用某种总线的方式，将需要访问DDR3的模块作为主设备，DDR3作为从设备，多主一从的访问DDR3。不知道这种想法是否可行，如果可行，应该选择哪种总线比较好呢?大概是个什么结构?
xilinx的DDR3 MIG可以选择AXI接口，不知道这个能不能完成我需要的用途?
不知道有没有合适的比较普遍的总线可以用，自顶一记，希望能有人解救。
如果选择AXI接口，可以使用Multi-Port-Front-end core来实现总线仲裁
多访单，必须要仲裁，你怎么都逃不过仲裁的。所以还是老实写个仲裁吧，简单的轮询就可以
IP应该支持多端口的
4楼说得有道理，无法避免仲裁