神牛们，帮我看看Altera FPGA 这两个问题，

时间：10-02 整理：3721RD 点击：

1. 如果对应某 bank的 IO都未用到，这个bank 的电源是否可以不接? 如果不接可以，能够省电吗?2. 为什么 cyclone V 的 A2 A4（两个资源不同），但是 power analyzer 仿真的静态功耗相同。A7做同样仿真，静态功耗大很多（可以理解）
请Altera 的各位专家赐教

上一篇：调试FPGA程序
下一篇：公司想采购一批板子，要国产的求助。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器