在xilinx的板子上这样写fir滤波器行吗？
时间：10-02
整理：3721RD
点击：
刚开始学，恭请请大侠指教！
module fir(x,clk,reset,y);
input [7:0] x;
input [0:0] clk;
input [0:0] reset;
output [26:0] y;
wire [7:0] x;
wire clk;
wire reset;
fir1 lh01 (
.CLK(clk),
.RESET(reset),
.ND(),
.RDY(),
.RFD(),
.DIN(x),
.DOUT(y));
endmodule
fir的datasheet我看了，
在test bench中输入x和clk
module fir(x,clk,reset,y);
input [7:0] x;
input [0:0] clk;
input [0:0] reset;
output [26:0] y;
wire [7:0] x;
wire clk;
wire reset;
fir1 lh01 (
.CLK(clk),
.RESET(reset),
.ND(),
.RDY(),
.RFD(),
.DIN(x),
.DOUT(y));
endmodule
fir的datasheet我看了，
在test bench中输入x和clk
fir1模块从哪来呢
fir是ise自带的一个ip core！我只看了它的功能和j接口！
程序可以综合，就是警告是端口太少，估计还要做些控制方面的东西吧
请大侠指教阿！1
有位大侠说滤波器的参数最后是通过cof（滤波器的系数）实现的，不知道怎样实现，请指教
我也很想知道啊
可以，前期调试的时候看着加就好了，有些信号不需要，最后定的时候最好不要空信号。
不要空信号时什么意思啊?不是要赋值了马?大侠
空信号也可以不给引脚输出，但是最好用wire语句给加上