菜鸟求教，关于verilog hdl编程的问题

时间：10-02 整理：3721RD 点击：

对于一个寄存器变量c，我通过always语句来执行下面所描述的过程，该怎么编写啊：
always(当c的值发生变化时)
begin
.......
end
就是always语句监视c的变化，一旦寄存器变量c发生变化，就执行begin end里的语句。
always()括号里的语句不太会写，请各位大大们指教！谢谢啦

的确有难度，需要思考

你需要研究下RTL的基本概念

上一篇：菜鸟求教，关于FPGA、ASIC和IP核的问题
下一篇：Actel芯片遇到很奇怪的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器