微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE map Latch为什么用CLK_B

ISE map Latch为什么用CLK_B

时间:10-02 整理:3721RD 点击:
ISE map Latch为什么用CLK_B,谢谢!

always  @(PCLK, in)
if(PCLK) outp_<= in;

为什么ISE packing后是用CLK_B:
inst "outp_" "SLICEL",placed CLB_X14Y44 SLICE_X22Y89  ,
  cfg " BXINV::#OFF BYINV::#OFF CEINV::#OFF CLKINV::CLK_B COUTUSED::#OFF
       CY0F::#OFF CY0G::#OFF CYINIT::#OFF DXMUX::#OFF DYMUX::Y F::#OFF F5USED::#OFF
       FFX::#OFF FFX_INIT_ATTR::#OFF FFX_SR_ATTR::#OFF FFYutp_:#LATCH
       FFY_INIT_ATTR::INIT0 FFY_SR_ATTR::SRLOW FXMUX::#OFF FXUSED::#OFF
       G:Msub_l2_xor<0>11:#LUT=(A3@A4) GYMUX::#OFF REVUSED::#OFF SRINV::#OFF
       SYNC_ATTR::ASYNC XBUSED::#OFF XMUXUSED::#OFF XUSED::#OFF YBUSED::#OFF
       YMUXUSED::#OFF YUSED::#OFF "

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top