微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于同步复位和异步复位亚稳态概率

关于同步复位和异步复位亚稳态概率

时间:10-02 整理:3721RD 点击:
很多资料说异步复位出现亚稳态的概率要比同步电路高,没有搞明白原理是什么?从亚稳态出现的原因分析,都是恢复时间和移除时间不满足,没有理由异步复位更差啊。

求解释,不搞数字电路,这块资料看得不多。

异步复位 撤销的时间没法确定,当然进入亚稳态的概率更大一些呀。
同步复位都是用系统时钟打拍子的,进入亚稳态的概率相对小。


但好像同步复位打拍的过程也可能采集到不确定状态而进入亚稳态,一般同步复位是在D触发器的输入端用复位信号做一个与运算,如果复位信号移除的时间在D触发器的setup和hold时间内,是不是也可能进入亚稳态呢?



    把复位信号多打几拍再使用

因为同步复位是可控的



    那为什么异步复位不能控制它的移除在恢复时间和移除时间之外?



   那不是每个D触发器的输入端都得打拍,多了一倍的D触发器?

可以采用异步复位,同步释放的电路结构



恩,是可以。就是不明白为什么同步复位亚稳态概率低。

继续顶,求指导!


你只需要将异步复位同步后给触发器使用就可以,比方说你要给clka时钟域复位,你就用clka将reset信号同步为reset_sync,然后用reset_sync当clka时钟域的复位,哪有你说的那么麻烦

首先,异步复位主要是复位信号的释放时间可能在时钟沿附近,而且它的释放时间不可控制,都说了是异步的你怎么控制;
其次,对于同步复位的亚稳态比异步复位概率小,你不理解这个,说实话我也不理解。
最后,我只知道网上大多推荐异步复位同步释放,说到底还是将异步复位做同步化处理,让它变成一个同步信号,那么在同步时钟域里就不存在亚稳态问题。


明白了!多谢!至于没有做处理的异步复位与同步复位亚稳态概率,估计是认为同步复位时复位信号已经满足时序要求。

同步指的是数据与时钟有确定的相位关系。这个关系可以用setup和hold表达并检查。所以可以避开亚稳态发生。
异步指的是数据与时钟没有固定的相位关系。发生亚稳态的概率就大了。

好,深有感触

上一篇:如何去学习FPGA
下一篇:I2C从机assign

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top