微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么看懂wire load model

怎么看懂wire load model

时间:10-02 整理:3721RD 点击:
刚接触encounter不久,对wire load model有些疑惑。
wire_load("ref_area_100000") {
    resistance : 0.00034 ;
    capacitance : 0.00022 ;
    area : 0 ;
    slope : 20;
    fanout_length(1, 22.3);
    fanout_length(2, 48.3);
    fanout_length(3, 77.1);
    fanout_length(4, 103);
    fanout_length(5, 132);
  }
想问一下wire load model是怎么做出来的?
resistance、capacitance怎么定义的,单位是什么?用的是哪一层的metal?
area=0会不会有问题?
slope的作用?
fanout_length是怎么定义的?
希望有大神能解决我的困惑,谢谢了。

sta工具会自动帮你算的,看最后生成的sdf之类的文件你会更清楚。电阻电容应该单位线长对应的电容电阻,最后会换算成延迟,fanout的是stdcell输出延迟,不同的负载个数驱动能力不一样,22.3,48.3这些数据直接是延迟。应该是这样的,我手动算过一次sdf里一些cell自己推测的。



    capacitance 和 resistance的单位是什么?在哪里能找到?

初学者前来学习

c的后端给的spef最开头有单位,想仔细了解可以去看看spef文件格式

你可以找找你stdcell的lib里面有单位没,没有不知道单位跟enc吐出的spef是不是一致。我不是后端不是很清楚,你可以发到后端板块问问



    谢谢。
capacitance 的单位应该是pf,我看到lib中有一条 capacitive_load_unit(1,pf);
resistance的单位猜测是ohm,文件里和电阻相关的只有一条pulling_resistance_unit: "1kohm";应该不是的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top