微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DC的时序报告有重复的关键路径

关于DC的时序报告有重复的关键路径

时间:10-02 整理:3721RD 点击:
如题,具体是这样的,我综合一个模块时,使用report_timing -max_path 10 后出现了5条重复的路径报告,也就是每一条关键路径报告了两次,共计10条,综合过程没有问题,请问各位大牛这是怎么一回事?

你确定这些path的endpoint是一样的,且path上的cell都是一样的?
建议你加-path_type full 参数报出来仔细对比一下


嗯 ,就是这个原因,两条路径的起始点和终止点是一样的,但是细看其中的路径走势,还是有几个单元cell不同,太不细心了,多谢你了

路径的开始和结束一致,但是中间的逻辑不一样的


是的,就是这个原因,关键路径真是让人又爱又恨 thanks.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top