请问怎样求一个组合逻辑电路的关键路径

design compiler
report_timing -from a -throught b -to c

多谢！学习了！

合成一下就知道了

好！顶一个！

看综合后的时序报告就行了

用dc看

是嘛  试试

dfsfsafasd fdsaf

用DC后可以看到超过你时间约束的所有路径，一般设计内会有很多条，并不是只有一条

学习了~

学习了。不知在Timequset中也是用同样的命令查看关键路径吗?查出保持时间违规有什么修改方法吗。

问一个小问题啊：关键路径上使用低阈值电压来满足时序要求，在非关键路径上使用高阈值电压来满足对漏电流的控制
这个具体怎么实现呢
我看网上一种说法是：首先采用高阈值电压单元作综合，找到关键路径，然后用低电压单元换掉高电压单元，直至达到性能目标
    但还是不太会 怎么用低的换高的呢