SRIO初始化的问题

时间：10-02 整理：3721RD 点击：

我使用的是赛灵思的RAPID IO V5.6，IP CORE。在仿真的时候，使用自己写的逻辑替代了生成例子中的USER_TOP。仿真的时候，沿用了例子中的SRIO_WRAPPER、时钟和复位模块。
SRIO的模式为1X，125MHZ，3.125Gbps，传输模式为SWRITE，在仿真时，将一个SRIO的TX和RX直接相连。
自己写的逻辑主要功能是，根据仿真例子中的INIT_ALL,SWRITE时序，编写从RAM读取数据，向外写数据。
我现在的问题是，为什么用根据INIT_ALL的初始化过程进行初始化之后，RIO_WRAPPER输出的port_initialed信号始终为低?而lnk_trdy_n始终为高?
知道的大神，请说下。谢谢！同样欢迎大家讨论。

需要2个核才能建立起链路，或者你的复位没有设计正确都会导致这个问题

你好，我也在使用赛灵思ip生成的SRIO V5.6，刚开始接触SRIO，看参考手册srio_ug503里面Quick Start Example Design那一张说ip生成之后是一个回环的东西，还说可以用用tcl文件生成例子工程,不明白啥意思啊，怎么生成?

连接失败，建议你检查一下双方的lane，speed和deviceID，之后再看一下具体的映射地址。

好！

我也正在做这个接口，先研究下，再向你请教

上一篇：用questasim仿真老是出问题啊。
下一篇：verilog 中关于For 循环的使用

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类