求助 综合出的网表在VCS中报错的问题 大侠们进来帮忙啦

在DA中综合出的.v文件 在VCS中出现如下错误：
Error-[URMI] Unsolved modules
Instances with unresolved modules remain in the design
Invalid instantiation at:"i2c0428netlist.v", 8:HAHDLX U1_1_1(.A(A[1]), .B(A[0]), .CO(carry[2]), .S(SUM[1]));
请问各位大侠，这是怎么造成的错误，如何修改?
谢谢了！

我也非常想知道 请帮助

查查仿真库里有没有叫 HAHDLX的单元

同楼上，HAHDLX这个单元被例化了但没有被编译，故VCS找不到它，需要到库里头找到实现HAHDLX的.v/.vhd文件，进行编译就行了。

4# rrrrrsheed
请问vcs 的库在哪呀?

需要综合库的仿真模型！

5# sally8512152
你用的是Xilinx的器件吗?如果是的话后仿真用的库在simprims这个文件夹下，$XILINX即你安装路径，如下：
For timing simulation or post-NGD2VER, the SimPrims-based libraries are used. Specify the following at the command line:
vcs +compsdf -y $XILINX/verilog/src/simprims $XILINX/verilog/src/glbl.v \
+libext+.v -Mupdate -R <testfixture>.v time_sim.v

缺少例化器件的源文件或库文件。

顶一个！

should be Options for Mixed Analog/Digital Simulation

原来如此 我也出现这个问题了