今天面试碰到的问题，存储器与组合逻辑

没明白什么意思，用组合逻辑还是用register搭?用std cell 搭DFF再搭MEM ?
关键是 存储器 这三个字不确定是什么 FF ? SRAM ? DRAM? 都有可能啊

    不好意思，着急说错了，他意思是实现例如与RAM这类存储单元一样的功能时

还是不太好回答，而且可能问的是用register搭吧，用组合逻辑搭时序逻辑再搭RAM，比较奇怪，至少和 工艺，RAM结构， RAM的组织形式，访问方式等好多条件有关，
个人感觉搭出来的可能会慢，
但通常用register搭出来的ram都比较大，而一般速度和大小是对立的，这么看来，难道最后结论是搭出来的快?
有没有正确答案和解释啊

以cyclone V为例， M10K存储块的最高访问频率是315Mhz，MLAB搭建的存储器的最高访问频率是420Mhz。你可以去看看器件手册。

个人感觉组合逻辑会快。
我猜测他的意思是，如果用一组组合逻辑的输出是0还是1来表示存储的是0还是1，与Ram相比，哪个访问速度快。
如果真是这个意思的话，因为Ram等存储就是充放电过程，与纯组合逻辑相比，其电容会大很多，因此速度会慢。

单从存储单元来看肯定是组合快，但如果输入地址位多了，那肯定存储器快，毕竟存储器只有1级运算，组合逻辑要多级级联

寄存器快。面积摆在那里，速度不快面积还大谁用啊，一般延迟是这样的sram>reg_file>register.90nm以下不知道，不过应该也一样把

组合逻辑快。组合逻辑相当于mux选择，逻辑延迟小，RAM的Ta通常很大。

感觉组合逻辑搭建的快，但是这样浪费太多资源了

哦，学习了

一定是组合出来的快

FPGA 里面是一般是搭出来的快，手册里都会给出distribute RAM 和block RAM 的速度。至于太大了能不能跑到是设计层面的问题吧，非要把整个片子搭成一个RAM 也拦不住啊。