微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 分频时钟和系统时钟相比,在综合的时候该怎么处理呢?

分频时钟和系统时钟相比,在综合的时候该怎么处理呢?

时间:10-02 整理:3721RD 点击:
如果我想让我对我的系统时钟进行分频,然后用分频后的时钟做 某些模块的时钟,那这些时钟综合的时候,该怎么处理呢?
用不用 set_dont_touch_network 呢? 在做布局布线的时候,用不用再做CTS 呢?
在某个论坛上看到一个没有人回答的问题,不知道本坛子会不会有人回答下。

Don't Touch,Ideal,设好Source Latency。Latency由P&R反标。CTS时是Through Pin。

楼上正解,这样防止DC缓冲时钟网络

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top