微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在做Verilog综合的时候出现这种错误,请大神分析下

在做Verilog综合的时候出现这种错误,请大神分析下

时间:10-02 整理:3721RD 点击:
ERROR:Xst:528 - Multi-source in Unit <fifo_top> on signal <GND_BIT>; this signal is connected to multiple drivers.



   你这个信号有多个输入,检查下信号

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top