xilinx pcie ipcore 仿真问题

在仿真PCIe IP核时,使用xilinx生成IP核自己产生的examle project,仿真CPLD TLP时,使用rp中的TSK_TX_COMPLETION_DATA可以看到CPLD TLP在rp端已经发出,但ep端接收不到这个TLP,不知道为什么,求助.

请问你这个问题是怎么解决的呢?

     在论坛里已经解决了这个问题，你可以仔细找一下pcie有关的帖子

我一直期待着有人能解释一下，求大神指导

同问。
这周开始搞PCIE了。

同问。
这周开始搞PCIE了。