微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序菜鸟,求高手指导

时序菜鸟,求高手指导

时间:10-02 整理:3721RD 点击:




异步时钟分析,这样有问题吗?怎么分析的?requirement 1.666ns   有什么方法解决吗?

异步的话就只有designer你自己最清楚,因为我不知道你的这两个ff什么作用,这样function会不会有问题。不过异步的话为什么会有clock path skew。

200M时钟,为么约束到1.666ns啊?

确定是异步?还是12M那个时钟是200M分频得到的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top