微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教一下这道面试题怎么做

求教一下这道面试题怎么做

时间:10-02 整理:3721RD 点击:


就这道题

这个是搞ECO的节奏啊,不过有这么多cell,随便搭就行了。
最简单的都disconnet 掉,然后再慢慢连
不过如果是考应届生的话,可能不理解出题者的目的,考做过ECO的而言,又未免太容易了

new_wr_en
= (entry & no_mask & wr_en) | (~entry & wr_en)
= ((entry & no_mask) | ~entry ) & wr_en
写到这样,你应该会了吧
图中的器件应该不需要全用



   恩,这个我知道,我就不知道这里面期间要不要全,因为如果不要全的话他没必要给你这么多期间,还给一三输入或门,为了凑一个三输入或门凑了半天



我觉得有不用的cell也是一个考点。不用的cell输入端断开后要固定,不能悬空。输出端断开后悬空。

才3个变量,画个真值表,卡诺图一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top