MIG时序仿真错误
时间：10-02
整理：3721RD
点击：
各位大牛，请教一个问题，在用modelSim时序仿真MIG IP核时出现下面的错误是什么原因?谢谢。
** Error: D:/Xilinx/14.6/ISE_DS/ISE/verilog/src/simprims/X_IDDR_2CLK.v(200): $setup( negedge D:224273788 ps, posedge C:224274095 ps, 313 ps );
# Time: 224274095 ps Iteration: 1 Instance: /tb/uut/\u_mem_controller/u_ddr2_top_0/u_mem_if_top/u_phy_top/u_phy_io/gen_dq[0].u_iob_dq/gen_stg2_sg1.u_iddr_dq
** Error: D:/Xilinx/14.6/ISE_DS/ISE/verilog/src/simprims/X_IDDR_2CLK.v(200): $setup( negedge D:224273788 ps, posedge C:224274095 ps, 313 ps );
# Time: 224274095 ps Iteration: 1 Instance: /tb/uut/\u_mem_controller/u_ddr2_top_0/u_mem_if_top/u_phy_top/u_phy_io/gen_dq[0].u_iob_dq/gen_stg2_sg1.u_iddr_dq