微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera pcie 硬核使用问题

altera pcie 硬核使用问题

时间:10-02 整理:3721RD 点击:
不知有没有大侠有使用altera PCIE 硬核的成熟经验,我这里有些问题想要请教。先谢过了。简单来说,就是采用altera pcie 硬核的仿真模型(分别是RC和EP)无法链路训练成功? 希望有大侠能指导。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top