微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 后仿真看内部信号问题

后仿真看内部信号问题

时间:10-02 整理:3721RD 点击:
看论坛上有人说把内部信号引出到端口来看,有个问题:把内部信号拉到端口上重新布局布线和原先没有拉到端口上的布局布线一样吗?如果不一样,那这样的时序仿真就不能真实反映出程序中存在的时序问题了

不一样,只看端口,实在不行,你把引脚印出来看



    不好意思 没明白 引脚印出来?时序出问题了 想看内部信号 把内部信号引到管脚 感觉布线就和原来不一样了 把内部信号从管脚上去除 时序又出问题了。

看速度怎么样,如果不是太高,那么可以框起来,如果太高,就是后仿真也没有效果

后仿还不了解,需要得到指导,谢谢您的分享!

门级网表的内部信号也可以直接在波形里看的呀。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top