mig仿真

时间：10-02 整理：3721RD 点击：

大家好，我刚刚接触到ISE和DDR，现在想用Mig产生一个ip核，我的理解是我可以直接编写控制器调用userdesign里的ip核就可以了，但是读写控制命令应该是在phy_init_done拉高以后才有效。DDR的初始化是ip核自己完成的吗?做仿真的时候给一个时钟信号和一个复位信号是不是应该就能看到phy_init_done拉高?谢谢各位解答~

按照理，是的

上一篇：set_clock_uncertainty使用
下一篇：给兄弟们发些电子制作，diy,fpga等的资源！巨好哦。（再续）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器