DC中为什么关键路径的slack为正还会有violation？

各位兄弟姐妹，RT，我用DC综合的时候，用report_timing的命令来看关键路径发现slack是正值，可是我发现还会有一些violation存在，这个我就不明白了，这样算是通过了吗?请明白人给予指点，谢谢！

關於violation存在，可能不只timing violation
有可能是design rule violation
建議您可以試試看 report_constraints -all_violation看看所有的rule

楼上的，你好，我用DC进行数字滤波器的综合，时序方面都MET，但是design rule violation了，可能是我的数字滤波器比较庞大，怎么都修不了，无奈直接进入APR了，不知道可不可以?