微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Aurora使用时头文件的问题

Aurora使用时头文件的问题

时间:10-02 整理:3721RD 点击:
header.v里有类似下面的define语句:
`define X "TRUE"
在模块ABC.v里include了header.v,并且在端口声明时有如下语句:
`ifndef X
input A, input B,
`endif
因此模块ABC应该包含A、B端口才对呀,但是在更上层调用的时候说ABC模块找不到A端口和B端口,报error,没法综合,请问各位大牛这是为啥呢?应该怎么处理呀?

ifndef x才会包含A B,但是前面已经定义了,所以不会包含



    看错了,把“n”看漏了……我个脑残啊!谢谢……

顶贴只为俺下载,喔喔呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top