xilinx vertex6 rocketio（gtx）设置为displayport 配置外包。

时间：10-02 整理：3721RD 点击：

Hi，大家好
xilinx vertex6 rocketio（gtx）设置为displayport 配置外包。
项目介绍：
本人所在项目组需要进行displayport receiver（rx）在 xilinx vertex6（ML623）上进行验证，但是rocketio（gtx）经过简单调试无法正常工作。
由于项目时间比较紧（两个星期之内《2014年9月1日之前》调通gtx 作为dp模拟部分完成串并转换的的功能）
项目功能的确认
DP link1.62G/2.7G 接收PRBS7 tx train pattern，和正常功能BS （key symbol）稳定。 displayport main link 层我们自己完成。
所以不会涉及太多知识产权问题
支付方式：面谈
联系方式：xiantongma@gmail.com
skype: xiantongma

上一篇：关于一段实例引用的代码错误问题
下一篇：刚刚开始用task，请指教有没有错误（已经解决，设全局变量）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类