急急急急！core generator问题！

时间：10-02 整理：3721RD 点击：

我用core generator生成一个fifo的时候，我看到内部是直接调用了FIFO_GENERATOR_V9_3这个库文件，但是当我直接使用FIFO_GENERATOR_V9_3的时候编译的时候错误，说Instantiating <fifo_gen_inst> from unknown module <FIFO_GENERATOR_V9_3>
有这样用过的吗?大神，求助啊！

上一篇：请教关于dds发送特定周期数正弦波的代码
下一篇：if……else内部的执行顺序

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类