xilinx 区域约束

时间：10-02 整理：3721RD 点击：

xilinx 区域约束作用是什么?为什么做了区域约束后，没报时序错误，加入新的模块后，布局布线后，区域约束的模块出现报时序错误。而且是在资源够用的情况下。

区域约束作用：1、你有多个模块，想分别划分各自领地，方便管理，大工程模块化并行开发；2、对部分连接外设，区域约束可以将连接外设部分逻辑约束在外设接口pad附近，提高接口性能；3、区域约束与逻辑锁定配合使用，使优化过的布局布线结果固化下来，不再随FPGA重新综合而改变
时序错误可能原因：1、你只做了区域约束，没做逻辑锁定，布局布线结果未被保留；2、你的区域约束模块与新模块接口处时序不满足
仅供参考

上一篇：求大神破解ETS13
下一篇：小弟请大婶们给分析一下这个verilog-A的程序吧，仿真用～～

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类