Verilog中有没有直接截位的函数啊
时间：10-02
整理：3721RD
点击：
浮点数中将小数位进行截位，怎么截位啊！各位大神帮帮忙
比如你小数位是后5位，直接取后5位就行吧！“寄存器名【4:0】”用就可以！
不需要做任何处理吗?如果我只要整数位，是不是直接将小数位丢弃即可?
没函数，自己写，很少对浮点处理。一般都定点化，真要处理浮点，你先看看ieee754浮点数的表示
谢谢！非常感谢