quartus 仿真的问题

时间：10-02 整理：3721RD 点击：

最近在学习altra fpga 有一个问题请教：我新建了一个工程，采用原理图作为顶层，然后Processing =>start=>start test bench template writer
生成vht文件，随后经过一番设置后开始仿真（可能是我没找到敲门，quartus的仿真真心不如ise来的傻瓜一些）
当我开始仿真时，发现输出管脚显示红色，modelsim报出警告：
Warning: (vsim-3473) Component instance "i1 : ex1" is not bound.
# Time: 0 ps Iteration: 0 Instance: /ex1_vhd_tst File: E:/SF-CY3/QD_SF_CY3/EX1/simulation/modelsim/ex1.vht

但是，当我不适用原理图作为顶层，直接室友vhd文件时，却没有以上的问题。看来是我使用原理图作为顶层的时候，modelsim没有找到相关的文件。
请问：如何解决?

有没有人遇到相同问题?

上一篇：vcs自动把vhdl变大写
下一篇：FPGA 调试求助！！

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类