微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog中 A || B && C 这个运算是怎马算的?

verilog中 A || B && C 这个运算是怎马算的?

时间:10-02 整理:3721RD 点击:
A || B && C
verilog中 这个运算是怎马算的?

&&的优先级比||的高,你说怎么运算呢?

&&的优先级比||的高?他们不是同一优先级吗?

不是从左至右么。

同一优先级由左到右

风格不好……

Multiply has higher precedence.

最好加()

自己试试不就知道了?

找本语法书自己看看就知道

modelsim仿出来的结果是如二楼所说:&&的优先级比||的高
书上没有说二者的优先级孰高孰低,,我理解是一样,,就像乘法和除法一样

此贴讨论无意义,关闭讨论。

是先运算与的吗?没看到说明啊

将表达式换成Y=A+B·C
这样你就能看懂了吧

应该加一个括号

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top