微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera qsys开发一个模块的流程是什么?

altera qsys开发一个模块的流程是什么?

时间:10-02 整理:3721RD 点击:
我这个模块有avalon mm slaver、st-source两组接口,还调用了crc_gen 的ip core,这个模块在coding时能仿真吗?每次都综合下到板子上signal tap抓的话未免效率太低了。
请师兄师姐们不吝赐教哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top