急急急！xilinx ddr3仿真求助，求大侠进来看下。

时间：10-02 整理：3721RD 点击：

各位大侠，小弟自己写了一个Project,在Project里面需要对数据进行存储和读取，因此写了一个.v文件去控制MIG核的APP接口（app_addr,app_cmd...这些）。
现在准备写了一个tb文件去仿真我的Project，我想问下对于DDR3这部分我改怎么去模拟仿真了?自己之前仿真过MIG核自带的仿真。但是我想不能直接加进去吧，因为毕竟数据控制这部分是我自己写的。不完全一样，那么哪些文件我可以直接拿来用，哪些我需要修改了?

上一篇：请教大神DDR刷新的问题，先谢过了
下一篇：求助开关电源用变压器设计

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器